19 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A) 平4-880

⑤Int. Cl. 5

識別記号

庁内整理番号

❷公開 平成4年(1992)1月6日

H 04 N 5/335 H 01 L 27/146

E 8838-5C

> 8122-4M H 01 L 27/14

審査請求 未請求 請求項の数 1 (全14頁)

60発明の名称 固体撮像素子

> 願 平2-100639 (21)特

願 平2(1990)4月17日

正 治 @発 明 者 勿出 願 人 ソニー株式会社 東京都品川区北品川6丁目7番35号 ソニー株式会社内

東京都品川区北品川6丁目7番35号

個代 理 人 弁理士 松隈 秀盛

発明の名称 固体摄像素子 特許請求の範囲

複数の画素がマトリクス状に配列されてなる固 体摄像素子において、

上記画素は、受光素子と、その受光素子からの 信号電荷を増幅する増幅手段と、行選択リセット スイッチ及び列選択リセットスイッチが直列に接 統されて各リセットスイッチに対する行選択及び 列選択により、上記信号電荷をリセットするリセ ット手段と、列選択により上記増幅手段からの増 幅された信号電荷を信号線に供給する列選択スイ ッチとを有すると共に、互いに隣接する画素のう ち、一方の画素における上記リセット手段の列選 択りセットスイッチに対する列選択と、他方の画 素における上配列選択スイッチに対する列選択と が共用されていることを特徴とする固体撮像素子。 発明の詳細な説明

〔産業上の利用分野〕

本発明は、複数の画素がマトリクス状に配列さ

れてなる固体撮像素子に関し、特に各画素内にお いて光信号電荷が増幅される内部増幅型の固体撮 像素子に関する。

〔発明の概要〕

本発明は、複数の画素がマトリクス状に配列さ れてなる固体摄像素子において、上記画素を、受 光素子と、その受光素子からの信号電荷を増幅す る増幅手段と、行選択リセットスイッチ及び列選 択りセットスイッチが直列に接続されて各リセッ トスイッチに対する行選択及び列選択により、上 記信号電荷をリセットするリセット手段と、列選 択により上記増幅手段からの増幅された信号電荷 を信号線に供給する列選択スイッチとを有するよ うになすと共に、互いに隣接する画素のうち、一 方の画素における上記リセット手段の列選択リセ ットスイッチに対する列選択と、他方の画案にお ける上記列選択スイッチに対する列選択とが共用 するように構成することにより、外部メモリ等を 使用せずに固定パターン雑音、特にしきい値電圧

特開平4-880(2)

Vth等のばらつきに起因するオフセットを除去して、上記固定パターン雑音を低減化できるようにすると共に、感度の向上並びに消費電力の低減化をも図れるようにしたものである。

〔従来の技術〕

摄像素子の高解像度化に伴い、各画素毎に増幅 機能を有した内部増幅型の固体摄像素子の研究が 行われており、このような技術については、例え ば「増幅型固体摄像素子AMI(Amplified MOS Intelligent Imager)」、"テレビジョン学会誌" 1075~1082頁、Vol 41、No.11、1987年にその記載 がある。

ここで、簡単に増幅型固体摄像素子の一例(所謂 A M I)について説明すると、その素子の回路構成は、 X Y アドレス方式とされ、素子は第14図に一部省略して示すようにマトリクス状に配列された画素を有し、その各画素は受光素子(31)、垂直スイッチングトランジスタ(32)、増幅用トランジスタ(33)及びリセット用のリセットトランジス

増幅型の固体撮像素子としては、上記のAMIのほか、受光素子自身の増幅作用を利用したCMD (Charge Modulation Device) やSIT(Static Induction Transistor) などがある。

(発明が解決しようとする課題)

しかしながら、従来の増幅型固体摄像素子における共通の課題として固定パターン雑音がある。この固定パターン雑音の発生要因としては、トランジスタの製造プロセス途中でのゴミの付着、光学マスクの不均一、マスク合せ精度、露光条件などの加工精度の不均一から起因する各画素毎のトランジスタにおけるゲインむら、しきい値電圧Vthむら等がある。

このうち、ゲインむらについては、プロセス改善で対応し、しきい値電圧 V thむらに関しては、現在、外部メモリで対応している(1988年テレビジョン学会全国大会 3 - 5 "増幅型固定機像素子AMIの固体パターンノイズ除去方式"参照)。この場合、フレームメモリが必要となるが、この

タ(34)より構成されている。このマトリクス状に配列された画素からなるイメージ部の周囲には、 垂直走査のための第1垂直走査回路(35)と、ル平走査のための第1垂直走査回路(36)と、水平走査のための水平走査回路(37)が設けられている。水平走査回路(37)は水平スイッチングトランジスタ(38)のオン・オフを制御する回路であり、その水平スイッチングトランジスタ(38)は、ヒデオラインの水平スと各垂直信号線の接続を制御するように設けられている。第1垂直走査回路(35)、第2垂直走査回路(36)は、それぞれ各行の垂直スイッチングら制御といる。

第15図は、この素子の読み出しの際の被形図であり、第1垂直走査回路(35)によって或る行が選択されているものとすると、水平走査回路(37)からの信号 ø H に応じて、水平スイッチングトランジスタ(38)がオン・オフし、順に信号 ø S が各ビデオライン S に現れる。

フレームメモリを 1 画素 - 8 bit 構成とした場合、780(H) ×500(V) 画素のディスプレイでは780 ×500×8 = 3.1 Mbit必要となる。また、1150(H) ×500(V) 画素のHDTV対応のディスプレイでは1150×500×8 = 4.8 Mbit 必要となる。このように、外部メモリを使用する場合は、メモリ(例えばDRAM等)を付加する分だけコスト増となり、その消費電力も増加するという不都合がある。

そこで、外部メモリ等を使用せずに固定パターン雑音を低減化する方法として、第16図及び第18 図に示す増幅型固体攝像素子(C)及び(D)が 提案されている。尚、第14図と対応するものにつ いては同符号を記す。

第16図で示す増幅型摄像素子 (C) の各画素は、基本的には、第14図で示す各画素の構成とほぼ同じであるが、2つの水平走査回路(41)及び(42)と2つの垂直走査回路(43)及び(44)を有することで異なると共に、リセット手段が2つのMOSトランジスタ(45)及び(46)を直列に接続して構成されることで異なる。各MOSトランジスタ(45)及び

特開平4-880(3)

(46)は、夫々第2水平走査回路(42)及び第2垂直 走査回路(44)からの列選択リセット線(HR)及び行 選択リセット線(VR)によって夫々選択されるよう になされている。そして、この固体摄像素子(C) において、固定パターン雑音の低減化を考慮した 場合の銃出しは、第17図に示すように、例えば n 行に係る画素の信号を各列毎に読出す走査を考え ると、まず、第1垂直走査回路(43)からの行選択 信号 ø VG のうち、 n 行に対する行選択線 VG 。 のみ が " H " レベル(高レベル)とされる(第17図 A 参照)。また、第1水平走査回路(41)からの列選 択信号øHSは、水平スイッチングトランジスタ (38)を走査する信号であり、順に垂直信号線HSm. HSa.,, HSa.z, ··· と選択されて行く(第17図 B 参照)。このように走査することでn行の各画素 の信号が列順毎にビデオラインVLに出力される。 尚、第2垂直走査回路(44)からのリセット信号 ♦VRは、第17図Cに示すように、n行に関するリ セット線VR。のみが"H"レベル(高レベル)と され、第2水平走査回路(42)からのリセット信号

一方、第18図で示す固体撮像素子(D)の各画素は、ゲート下部に形成されたフォトダイオード(31)からの光信号電荷によってゲート直下の表面電位を変調させ、その変調に応じた増幅を行なうMOSトランジスタ(51)と、フォトトランジスタ

(31)の他端に接続され、2つのMOSトランジス タ(45)及び(46)が直列に接続されて構成されるり セット手段を有してなる。尚、MOSトランジス タ(51)のドレインには、電源電圧 V ddが供給され、 MOSトランジスタ(51)のゲート及びソースには 夫々第1垂直走査回路(43)からの行選択線(VG)及 び第1水平走査回路(41)からの垂直信号線(HS)が 接続される。また、フォトダイオード(31)とGN D間には容量(52)が形成され、この容量(52)とフ ォトダイオード(31)間のノードに上記リセット手 段が接続されるようになされる。また、リセット 手段を構成する2つのMOSトランジスタ(45)及 び(46)のうち、一方のMOSトランジスタ(45)に は、第2水平走査回路(42)からの列選択リセット 線(HR)が接続され、他方のMOSトランジスタ (46)には、第2垂直走査回路(44)からの行選択り セット線(VR)が接続される。そして、この固体摄 像素子(D)の場合においても、第17図に示すよ うに、各信号を制御すれば、外部メモリ等を使用 せずに固定パターン雑音を低減化させることがで

きる.

ところが、第16図及び第18図に示す固体撮像素子(C)及び(D)は、複数の画素をマトリクス状に配列して構成されるイメージ部の周辺に4つの走査回路、即ち2つの水平走査回路(41)及び(42)と、2つの垂直走査回路(43)及び(44)を有するため、素子自体が大型化し、消費電力も増大化すると共に、画素の開口率を左右する配線の本数も4本となり、感度が劣化するという不都合がある。

本発明は、このような点に鑑み成されたもので、 その目的とするところは、外部メモリ等を使用せ ずに固定パターン雑音の低減化を図ることができ ると共に、消費電力の低減化並びに感度の向上を 図ることができる固体撮像素子を提供することに ある。

(課題を解決するための手段)

本発明は、複数の画素(I)がマトリクス状に配列 されてなる固体摄像素子(A)において、画素(I)

特開平 4-880 (4)

を受光素子(D)と、その受光素子(D)からの信号電荷を増幅する増幅手段(T。)と、行道択リセットスイッチ(Tmr)及び列選訳リセットスイッチ(Tmr)及び列選訳リセットスイッチ(Tmr)及び(Tmr)を対する行道を行った。 上記訳にはり、はずる行道を信号線(l。)に供いるの列選訳スイッとを有すると共に、互いに隣接する画素(1)のうち、一大の画素(1)における列選訳スイッチ(Tmr)に対する列選訳と、共における列選訳スイッチ(Tmr)に対する列選訳とが共用するように構成する。

〔作用〕

上述の本発明の構成によれば、信号線(ℓ。)を水平方向(行方向)に配線し、互いに隣接する 画素(1)における列選択リセットスイッチ(Tェン 及び列選択スイッチ(Tェ)に対する列選択を共

特に画素の構造がフォトダイオードで発生した光信号電荷に応じた電位をMOS FET (MOS型電界効果トランジスタ)のゲートに印加して電流増幅を行なうタイプの増幅型固体摄像素子(A)を示す回路図である。

用するようにしたので、複数の画素(I)がマトリクス状に配列されて構成されるイメージ部(3)の同つのに配置される走査回路の個数が3つ、即ち1つの水平走査回路(5)と2つの垂直走査回路(4a)及びできる。また、それに伴ない画素(I)の閉口上さんができる。また、1つの画素(I)に関する。とができる。また、1つの画表(I)に関する。とができる。とができる。とができる。とができる。とができる。とができる。とができる。とができる。とができる。とができる。とができる。とないできる。

このように、本発明によれば、固定パターン雑音の低減化と共に、消費電力の低減化並びに怒度の向上を同時に図ることができる。

(実施例)

以下、第1図~第13図を参照しながら本発明の 実施例を説明する。

第1図は、本実施例に係る増幅型固体撮像素子、

(T,) は、垂直方向に延びるビデオライン V L と夫々水平方向に延びる各水平信号線(ℓ。)の 接続を制御するように設けられている。第2垂直 走査回路(4b)は、各行の垂直リセット用トランジ スタ (Tay) を制御し、水平走査回路(5)は、互い に水平方向に隣接する画素(1)における一方の画素 (1)の水平リセット用トランジスタ (Tax) と他方 の画素(1)の水平スイッチングトランジスタ (Tx) を同時に制御する。そして、第1垂直走査回路 (4a)からの行選択信号 ø V によって例えば m 行が 選択(m行に関する垂直スイッチングトランジス タ (T,) がオン) されているものとすると、水 平走査回路(5)からの列選択信号 ø H に応じて順次 例えばn列,n+1列‥‥が選択され、それに準 じて、図示の例では例えばm行 n 列。 m 行 n + 1 列・・・における画素(1)の出力電流がm行の垂直ス イッチングトランジスタ (T,) を介してビデオ ラインVLに現れるようになされる。

次に、各画素(1)の構成を説明すると、各画素(1) におけるフォトトランジスタ(D)の一端子は、

特開平4-880(5)

増幅用トランジスタ (T。)のゲートに接続され、 フォトダイオード(D)で発生した光信号電荷に 基づく電位が増幅用トランジスタ(Ta)のゲー トに印加されるようになされている。また、増幅 用トランジスタ (Ta) には、水平スイッチング トランジスタ(Tx)が直列に接続されると共に、 水平スイッチングトランジスタ(Tx)のゲート には水平走査回路(5)からの列選択線(ℓx)が接 統され、更にこの水平スイッチングトランジスタ (T.) のドレインは第1垂直走査回路(4a)から の水平信号線(ℓ。)が接続される。また、フォ トダイオード(D)の一端子は、上記増幅用トラ ンジスタ (Ta) のほか、水平リセット用トラン ジスタ (Tax) にも接続される。この水平リセッ ト用トランジスタ(Tax)は、直列に接続される 垂直リセット用トランジスタ (Tォッ) と共にリセ ット手段(2)を構成する。そして、水平リセット用 トランジスタ(Tax)のゲートには、水平走査回 路(5)からの列選択線(ℓェ)が接続される。この 場合の列選択線(ℓェ)は、上記水平スイッチン

グトランジスタ (Tx) のゲートに接続される列 選択線(ℓx)が例えばn列目の列選択線(ℓx) であれば、n+1列目の列選択線(ℓx)が接続 される。即ち、各列選択線(ℓx)には、互いに 職接する画素(1)における一方の画素(例えば n 列 目の画素)(1)の水平リセット用トランジスタ(Tax) のゲートと、他方の画素(例えばn+1列目の画 素)(1)の水平スイッチングトランジスタ (Tx) のゲートが接続されて、一方の画素(1)に対する水 平方向のリセット選択と、他方の画素(1)に対する 水平(列)選択とが共用となるように構成されて いる。一方、垂直リセット用トランジスタ(Try) のゲートには、第2垂直走査回路 (4b)からのり セット線(ℓェ)が接続される。尚、増幅用トラ ンジスタ (T。)及び垂直リセット用トランジス タ(Tェv)の各ドレインには、夫々接地電位Vss 及びリセット電位 Va が印加される。また、(6)は 出力部を構成する増幅器である。

次に、本例に係る固体摄像素子(A)の動作、 特にしきい値電圧Vth等のばらつきに起因するオ

フセット電荷△Qを除去して固定パターン雑音を 低減化させる読出し方法について、第2図も参照 しながら説明する。

まず、この固体攝像素子(A)の初期状態にお いて、各画素(1)のフォトダイオード(D)にはリ セット手段(2)を介して初期値 V a がセットされて いる。続く受光期間において、入射光によって励 起された電子がフォトダイオード(D)に吸収さ れるため、フォトダイオード(D)の電位が入射 光に応じて減少する。この電位を増幅用トランジ スタ (T.) のゲートに印加する。尚、この固体 摄像素子(A)においては、暗状態で最も出力電 流が大きく、入射光が増すに従って出力電流が減 少する所謂ネガ型の特性を有する。次に、第1垂 直走査回路(4a)からの行選択により、例えば m 行 の垂直スイッチングトランジスタ(Ty)がオン されている状態で (第2図A参照)、水平走査回 路(5)からの列選択により、例えばn-1列を選択 する (第2図C参照)。この列選択は、1次選択 ø H_{n-1}[1] と2次選択

ø H_{n-1}[2] とに分けら

れ、1次選択фНп-:[1] は、その選択期間Ты; が短かく、2次選択 ø H m - 1[2] はその選択期間 Thzが上記1次選択の選択期間Thiよりも長く設 定される。そして、最初の1次選択 ø H n-1[1] でn-1列目の画素(1)の読出しと共に、n-2列 目の画素(1)に対しリセットを行なう。尚、このm 行選択時、例えば上記第1垂直走査回路(4a)から のm行の画素(1)に対する選択信号 4 V ... と同時に、 第2垂直走査回路(4b)からもm行に関する垂直リ セット用トランジスタ (Tay) に対し、リセット 線(ℓx)を介して垂直リセット信号 øVxyを出 力している (第2図B参照) ため、この1次選択 φ H n- , [1] によって、 n − 2 列目の水平リセッ ト用トランジスタ(Tax)が選択され、m行nー 2 列目の画素(1)におけるフォトダイオード (D) が初期値Vェ にリセットされる。

そして、次の 2 次選択 ϕ H_{n-1} [2] で実質的な m 行 n-1 列目の画素(I)の読出しを行なう。また、この 2 次選択 ϕ H_{n-1} [2] の期間 $T_{n,2}$ 内において、次の m 行 n 列目の画素(I)に関する 1 次選択 ϕ H_n

特開平4-880(6)

[1] が行なわれる(第2図D参照)。このm行 n列目の画素(1)に対する1次選択 ø H。[1]は、 m行n-1列目の画素(I)に対するリセットをも兼 ねる。即ち、第2図Fに示すように、上配m行n - 1 列目の画素(1)に対する 2 次選択 ø H "- , [2]・ は、このm行 n 列目の画素(1)に対する 1 次選択 øH n [1]により、その期間T n z が 3 分割され たかたちとなる。従って、最初の期間T」で光信 号電荷Qa-,にしきい値電圧Vth等のばらつきに 起因するオフセット電荷AQ*-: が加えられた電 荷Q_{n-1}+ΔQ_{n-1} に応じた信号SO_{n-1} が垂直 スイッチングトランジスタ (T,)を介してビデ オラインVLに信号 ♦VLとして現われる。次の 期間T』では、m行n列目の画素(1)に対する読出 しとm行n-1列目の画素(1)に対するリセットが 行なわれ、m行 n列目の画素(1)に関する光信号電 荷Q。にそのオフセット電荷△Q。とn-1列の 画素(1)に関するオフセット電荷△Q=-」が加えら れた電荷Q,+ ΔQ,+ ΔQ,-,に応じた信号SO, +0--- がビデオラインVLに現われる。そして、 次の期間T1でm行n-1列目の画素(I)のオフセ ット電荷△Q---に応じた信号〇--- がビデオラ インVLに現われる。即ち、m行n-1列目の画 素(1)に関しては、その前の期間Tェでフォトダイ オード (D) がリセットされていることから、フ ォトダイオード(D)に光信号電荷の蓄積の無い 状態で再び信号が読出されることとなり、ビデオ ラインV Lにオフセット電荷 Δ Q n-1 のみの信号 O... が現われる。そして、後段の信号処理回路 において、上記信号SOո-1とOո-1の差(SOո-1 -Oa-1)をとり、オフセット分の無い信号Sa-1 を得る。そして、次のm行n列目に関する画素(1) の読出しは、n列目の2次選択 ø H。[2]とn +1列目の1次選択 ø H ...[1] により行なわれ る(第2図E参照)。ここで上記信号SO**;と O... の差をとる回路としては、例えば差動増幅 器を主体とした回路構成が採用でき、図示の例で は、例えば信号SO****。の出力時、スイッチS** をオン (スイッチS2をオフ) にして、コンデン サC」に該信号SO---を蓄積し、次の信号〇----

上述の如く、本例によれば、信号線(ℓ_{*})を水平方向(行方向)に配線し、互いに隣接する例えばn-1列目の画素(1)における水平リセット用トランジスタ(T_{*})に対する選択線とn列目の画素(1)における水平スイッチングトランジスタ(T_{*})に対する選択線と ℓ_{*})で共用するようにしたので、イメージ部(3)の周辺

に配置される走査回路の個数が従来よりも少ない3つ、即ち1つの水平走査回路(5)と2つの水平走査回路(5)と2つの水平走査回路(4a)及び(4b)で済み、消費電力を低減(1)のをせることができる。また、それに伴ない画素(1)の実を左右する配線の本数も3本で済み、画画上させることができる。また、名1つ画素に対し、リセットが行なえるため、全画表出し、フレーム読出し、ちろんのこと、電子ン・で関する自由度を向上させることができる。

また、1つの画素(I)に関する読出し期間、特に2次選択期間Twxを次の画素(I)に関する1次選択期間Twxの 当時で3分割にし、上記2次選択期間Twxの うち、最初の期間Tuでオフセット分を加えた信号を出力し、次いで最後の期間Tuでオフセット分のみの信号を出力して、これら信号の差をとるようにしたので、外部メモリ等を使用せずに固定パターン雑音を低減化させることができる。

このように、本例によれば、固定パターン雑音

特開平4-880(7)

の低減化と共に、消費電力の低減化並びに感度の 向上を同時に図ることができる。

ところで、上記のように、オフセット分を除去して固定パターン雑音を低減化させる読出しには、第2図C~Eに示すように、水平走査回路(5)からの1次選択信号 ø H [1]と2次選択信号 ø H [2]が必要である。

次に、この1次選択信号 ø H [1] の出力と2次選択信号 ø H [2] の出力を可能にする回路例を第3図~第6図に基いて説明する。

第3図は、論理積(AND)回路(11)と論理和(0R)回路(12)を用いて上記1次選択信号 øH[1]と2次選択信号 øH[2]を得るようにした水平走査回路(5a)を示す回路例である。

この水平走査回路 (5a) は、シフトレジスタ (13) とロジックゲート部 (14) から成り、上記AND回路 (11) とOR回路 (12) は、ロジックゲート部 (14) に形成される。即ち、図示の例ではシフトレジスタ (13) からの選択信号、例えば φ S a - 1 と外部からのクロックパルス φ R が供給されるAND回路

φ S。 とシフトレジスタ(13)からの別の選択信号、 例えば ø S 。が供給される O R 回路 (12n) がロジ ックケート部(14)に形成される。そして、第4図 に示すように、シフトレジスタ(13)から選択信号 **∮S₃-ュ,∮Sѧ,∮Sѫ₊, ∵∵を順次出力させ(第** 4 図 A ~ C 参照)、また、外部からのクロックパ ルスøRとして、選択信号øSn-1,øSn,øSn+1 ・・・の各出力期間内に夫々1つのパルスが存在す るような出力タイミングを有するクロックパルス øRとすれば(第4図D参照)、例えば選択信号 øS₂-1 とクロックパルス øRが供給されるAN D回路(11m-n)からは、第4図Eに示すように、 クロックパルスもRのうち、選択信号もSn-1に 対応するパルス ø R " 」 のみが出力され、OR回 路(12n) からは、AND回路(11n-1)からの出力 信号 ø S a (= ø R a - 1)と選択信号 ø S a とが合 成された信号♦S。が出力される。このOR回路 (12n) からの出力信号 ø S。は、n列に関する列 選択信号øHnとして用いられ、最初の立上がり

(11...)と、該AND回路(11...)からの出力信号

信号 ø H 。 [1] が l 次選択信号、次の立上がり 信号 ø H 。 [2] が 2 次選択信号となる。次に、 選択信号 ø S 。とクロックパルス ø R が供給され るAND回路(11n) からは、クロックパルスøR のうち、選択信号すS。に対応するパルスすR。 のみが出力され(第4図G参照)、OR回路(12n...) からは、第4図Hに示すように、AND回路(11n) からの出力信号 ø S 』 (= ø R 』) と選択信号 ø S "・・ とが合成された信号 4 S。、即ちn+1列に関す る1次選択信号 Ø H n., [1] と2次選択信号 Ø H n., [2]を出力する。このとき、n+1列に関する 1次選択信号 ø H a...[1] は、n列に関する2次 選択信号 ø H 。[2]の出力期間内に出力され、 第2図D及びEに示す列選択信号 Ø H n, Ø H n + 1 と同様の出力タイミングを有する出力信号を得る。 尚、水平走査回路(5a)からの列選択信号、例えば ø H m... をシフトレジスタ(13)からの選択信号 φSn、φSn·ι とクロックパルスφRの論理式 で示すと次式

 $\phi H_{n+1} = \phi S_n \times \phi R + \phi S_{n+1} \cdots (1)$

となる.

次に、第5図に示す水平走査回路(5b)は、NOR回路(15)を利用して上記1次選択信号 ø H [1] と2次選択信号 ø H [2]を得るようにしたものである。

この水平走査回路(5b)は、シフトレジスタ(13)からの選択信号、例えば ø S 。をNOT回路(16n)にて反転させた信号 ø S 。と外部からの反転クロックパルス ø R が供給される第1のNOR回路(15an)からの出力信号 ø S ao : とシフトレジスタ(13)からの別の選択信号、例えば ø S ao : が供給される第2のNOR回路(15ba · 1)と、この第2のNOR回路(15ba · 1)からの出力信号 ø S ao : を反転させるNOT回路(17a · 1)がロジックゲート部(14)に形成されてなる。このNOT回路(17a · 1)からは、1次選択信号 ø H ao : [2]で構成されたn+1列に関する列選択信号 ø H ao : が出力される。

即ち、説明の簡略化のために論理式で示すと、

特開平4-880(8)

第1のNOR回路(15an)からの出力は、次式

 ϕ S $_{n+1} = (\overline{\phi}$ S $_n + \overline{\phi}$ R) = ϕ S $_n \times \phi$ R \cdots (2) となる。また、第 2 の N O R 回路 (15b $_{n+1}$) からの 出力は、次式

φ S_{noz} = φ S_{noz} + (φ S_n × φ R) ····(3) となり、最終的に N O T 回路 (17_{noz}) から出力さ れる信号は、次式

◆ S n · 1 + (◆ S n × ◆ R) ····(4) となり、上式(1)と同じになる。このことから、こ の水平走査回路(5b)から出力される信号 ♦ H n · 1 も第2図Eで示す信号となる。

次に、第6図に示す水平走査回路(5c)は、NAND回路(18)を利用して上記1次選択信号 ø H [1] と2次選択信号 ø H [2]を得るようにしたものである。

この水平走査回路(5c)は、シフトレジスタ(13)からの選択信号、例えば ø S 。と外部からのクロックパルス ø R が供給される第 1 のNAND回路(18an)と、該第 1 のNAND回路(18an)からの出力信号 ø S na i とシフトレジスタ(13)からの別の選択信号、例え

走査回路(5c)の出力側に設けるようにしてもよい。 第6図ではかって書きにて示す。

このように、第3図〜第6図で示す水平走査回路(5a)〜(5c)によれば、一次選択信号 ø H [1] と2次選択信号 ø H [2]で構成される列選択信号 ø H を容易に得ることができ、第1図で示す本例に係る固体損像素子(A)における画素の読出し、特に外部メモリ等を使用せずに固体パターン雑音を低減せしめる読出しに寄与させることができる。

上記実施例は、増幅用トランジスタ(T。)及びリセット手段(2)の電源電圧として夫々接地電位Vass及びリセット電位Vaを用いたが、共通の電源電圧Vddを用いるようにしてもよい。また、リセット手段(2)を1つのリセット用トランジスタで構成し、画素(1)に対するリセットを行単位に行なうようにしてもよい。この場合の固体撮像素子の様成、特にその画素の構成並びに垂直スイッチングトランジスタ、水平スイッチングトランジスタ及び出力部の構成を等価的に示すと第7図に示す

ば ø S n.., を N O T 回路 (19 n..) で反転させた信号 ø S n.., が供給される第 2 の N A N D 回路 (18 b n..) を ロジックゲート部 (14) に形成してなる。この第 2 の N A N D 回路 (18 b n...) からは、1 次選択信号 ø H n... [1] と 2 次選択信号 ø H n... [2] で構成された n + 1 列に関する列選択信号 ø H n... が出力される。

即ち、上記と同様に論理式で示すと、第1の NAND回路(18an)からの出力は、次式

◆ S_{nal} = ◆ S_n× ◆ R ····(5) となり、第 2 の NAND回路 (18b_{n··}) からの出力は、 次式

◆ S_{n=z} = 〔(▼ S_n × ♥ R) × ▼ S_{n-1} 〕 = (♥ S_n× ♥ R) + ♥ S_{n-1} ····(6) となり、上式(1)と同じになる。このことから、こ の水平走査回路(5c)から出力される信号 ♥ H_{n-1} も第 2 図 E で示す信号となる。尚、この水平走査 回路(5c)においては、2 つのNOT回路(19)及び (20)を直列に接続してなるパッファ(21)をシフト レジスタ(13)とロジックゲート部(14)間及び水平

ような等価回路図になる。この図において、 (T_*) はリセット用トランジスタ、 (T_*) 及び (T_*) は夫々水平及び垂直スイッチングトランジスタを示す。(21)は出力部を構成するOPアンプである。

この固体撮像素子(B)は、上記第1図で示す 固体撮像素子(A)と同様に、ビデオラインVL に流れる出力電流「が暗時に最も多いため、固体 撮像素子(B)のダイナミックレンジを最大にし ようとすると、OPアンプ(21)のA点の電位を 0 Ⅴに近づける必要がある。ところが、上記OPァ ンプ(21)が図示の如く、反転増幅回路の構成をと る場合、確かにA点はイマジナルショートの原理 によりOVになるが、出力電圧Voutは、帰還抵 抗R。による電位降下により負電圧になり、後段 での信号処理が不利になる。また、暗時に最も出 力電流「が多く流れることから、出力電圧 V。ut は第8図の曲線 I に示すように、暗時において最 も負に振れることになる。従って、OPアンプ (21)のゲインを向上させる目的で帰還抵抗R。の 抵抗値を変えると曲線Ⅱで示すように、暗時、即

特開平4-880(9)

ち 0 レベルの出力電圧 V。が大きく変動し、それに伴ない後段の信号処理系で改造等が必要になり、非常に使いにくい。また、 O P アンプ (21) を第 9 図に示すように、非反転増幅回路の構成を探った場合、 A 点の電位が V dd となり、出力電圧 V。u、は、帰選抵抗 R 、による電圧上昇により V dd より大きくなる。この場合も後段での信号処理が不利になる。

そこで本例では、第10図に示すように、OPアンプ(21)を反転増幅回路の構成とし、A点とGND間に一定の電流をGNDに落とす定電流源(22)を設置して構成する。この定電流源(22)な、その定電流値を暗時の電流値I。に設定してなる。従って、暗時においては、固体摄像素子(B)からでは、出力電流Iの地位とで、入射光量の増加に伴なって固体、爆速、は、その電流Iの場合とは逆の方向に電流が流れ、その電流値は

ところで、上記の例は、全画素読出し(フレー ム読出し)を行なった場合を示したが、その他の 例として2画素同時統出し(フィールド統出し) を行なう場合は、暗時の出力電流がフレーム読出 しの場合のほぼ2倍になるため、第10図で示す回 路構成では不充分である。そこで第13図に示すよ うに、帰還抵抗R、と並列にダイオード(23)を接 統して構成すればよい。この構成によれば、暗時 において、その出力電流2l。のうち、l。 は定 電流源(22)を介してGNDに落ち、残りの I。 は ダイオード(23)を介して出力側へ流れる。このと き、ダイオード(23)の抵抗値はほとんど無視でき る程度に小さいため、出力電圧 V out はほぼ 0 V となる。そして、このほぼ0Vとなる期間は、出 力電流ⅠがⅠ。≦Ⅰ≦2Ⅰ。の期間である。一方、 出力電流【が【<【。となったとき、今度は「Re = lo-lなる電流が出力倒からA点側に向かっ て帰還抵抗R、を介して渡れるため、この帰還抵 抗R。において電圧上昇が生じ、入射光量の増加 に伴なって出力電圧 Vost も増加する。このよう

 $l_{Rf} = l_0 - I$

となり、この帰還抵抗R。において電圧上昇が生じる。その結果、第11図の曲線「に示すように、入射光量の増加に伴なって出力電圧 Vouc も増加し、入射光量 - 出力電圧特性は、暗時の 0 Vを基準に右上がりの曲線を描く。

この例によれば、暗時の出力電圧 Vouc を 0 Vに固定できると共に、入射光量の増加に伴なって出力電圧 Vouc を正 (+) 側に振らすことができるため、例えば第12図 A に示すような出力電流は第12図 B に示すような出力電圧 Vouc を得ることができ、その後において、対電圧 Vouc を得ることができ、の第12図において、関間 I は ご 以 に に い の が け に で が で が に の 近 に い と で に は 0 Vに 固定 で い る た め 、 非 常に 使い 易 くなる。

に、フィールド読出しの場合も第11図の特性曲線の如く、暗時の0 Vを基準に右上がりの曲線を描くこととなるため、その後の信号処理が非常に簡便となる。この回路構成は、フレーム読出しの場合にも適用させることができる。また、第10図及び第13図に示す回路構成は、第1図で示す固体撮像素子(A)にも適用させることができる。

〔発明の効果〕

本発明に係る固体攝像素子によれば、外部メモリ等を使用せずに固定パターン雑音、特にしきい値電圧 V th等のばらつきに起因するオフセットを除去して上記固定パターン雑音を低減化させることができると共に、感度の向上並びに消費電力の低減化をも図ることができる。

図面の簡単な説明

第1図は本実施例に係る増幅型固体撮像素子を示す回路図、第2図はその読出し動作の一例を示す波形図、第3図は水平走査回路の一例を示す回路図、第4図はその動作の一例を示す波形図、第


特開平4-880(10)

5 図は水平走査回路の変形例を示す回路図、第6 図は水平走査回路の他の変形例を示す回路図、第 7 図は他の実施例の説明に供する固体摄像素子の 一例を示す等価回路図、第8図はその入射光量に 対する出力電圧の変化を示す特性図、第9図は他 の実施例の説明に供する固体撮像素子の他の例を 示す等価回路図、第10図は他の実施例に係る出力 部の一例を示す等価回路図、第11図はその入射光 量に対する出力電圧の変化を示す特性図、第12図 はその出力電流に対する出力電圧の出力状態を示 す波形図、第13図は他の実施例に係る出力部の他 の例を示す等価回路図、第14図は従来例に係る間 体攝像素子を示す回路図、第15図はその読出し動 作の一例を示す波形図、第16図は従来例に係る固 体攝像素子を示す回路図、第17図はその続出し動 作の一例を示す波形図、第18図は他の従来例に係 る固体摄像素子を示す回路図である。

(A) は間体撮像素子、(1)は画素、(2)はリセット手段、(3)はイメージ部、(4a)は第1垂直走査回路、(4b)は第2垂直走査回路、(5)は水平走査回路、


(6) は増幅器、(7) は差動増幅器、(D) はフォトダイオード、(T_m) は増幅用トランジスタ、(T_mx) は水平スイッチングトランジスタ、(T_mx) は水平リセット用トランジスタ、(T_my) は垂直リセット用トランジスタ、(T_my) は垂直スイッチングトランジスタ、(ℓ_m) は水平信号線、(ℓ_m) は列選択線、(ℓ_m) はリセット線である。

代理人 松陽秀盛




本实施例 k示す回路図 第 1 図


特開平4-880 (11)




本实施例の動作を示す波形図 第 2 図



從未例の読出し動作を示す波形図 第17図




水平走査回路の一例を示す回路図 第 **3** 図




水平走査回路の動作の一例を示す波形図 第 4 図


特開平 4-880 (12)




水平走查回路內变形例 E示す回路図 第 5 図




水平走査回路の他の変形例を示す回路図 第 8 図



他の実施例の説明に供する固体操像素子を示す等価回路図 第 7 図




入射光量に対する出力電圧の変化を示す特性図 第 8 図




他の実施例の説明に供する固体撮像素子の他の例を示す等価回路図 第 **9** 図


特開平4-880 (13)




他の実施例に係る出力部の一例を示す等値回路図 第 1 0 🗵




出力電流に対する出力電圧の出力状態を示す波形図 第12図




入射光量に対する出力電圧の変化を示す特性図 第**11**図




他の実施例に係る出力部の他の例と示す等価回路図第13図






特開平 4-880 (14)



従来例に係る固体摄像素子を示す回路図 第**16**図



他の従来例に係る固体撮像素子を示す回路図 第18図